收藏本站 The Best Quality of Power Equipment

什么是RAM你知道吗?

RAM - 虽然从来不在中心,但一直围绕着中心,买电脑要关心多少GB的内存(以前是多少MB),速度多快;玩嵌入式系统选型MCU,不仅关心用的是什么内核、运行多快,内部RAM的大小也是非常关键的一个因素,它影响了你的代码能否顺利执行、执行的速度。


RAM就如同晴雨表一样,它的价格、供货很大程度上反映了IC市场的状况。


今天还跟做人工智能的朋友聊起来,现在制约AI芯片的瓶颈在于当前的架构严重影响了处理器和存储单元之间数据的“搬运”,未来要让AI芯片飞起来,最关键的就是摆正处理器和存储之间的关系。


借“矽说”上一周前的一篇文章给大家分享一下“RAM的前世,今生,与未来”。



趁着国庆的尾巴和大家聊一聊RAM。在过去的一年里,有一类集成电路市场出现一个与摩尔定律相逆的趋势——芯片涨价!要知道,摩尔定律下,每颗芯片可是要在18月后贬值一半的。这个市场就是存储器市场,更精准地说——DRAM内存。在过去一年里DRAM涨幅超过100%,可以说是远远超越M2的硬通货了。

        RAM - 虽然从来不在中心,但一直围绕着中心,买电脑要关心多少GB的内存(以前是多少MB),速度多快;玩嵌入式系统选型MCU,不仅关心用的是什么内核、运行多快,内部RAM的大小也是非常关键的一个因素,它影响了你的代码能否顺利执行、执行的速度。  RAM就如同晴雨表一样,它的价格、供货很大程度上反映了IC市场的状况。  今天还跟做人工智能的朋友聊起来,现在制约AI芯片的瓶颈在于当前的架构严重影响了处理器和存储单元之间数据的“搬运”,未来要让AI芯片飞起来,最关键的就是摆正处理器和存储之间的关系。  借“矽说”上一周前的一篇文章给大家分享一下“RAM的前世,今生,与未来”。   趁着国庆的尾巴和大家聊一聊RAM。在过去的一年里,有一类集成电路市场出现一个与摩尔定律相逆的趋势——芯片涨价!要知道,摩尔定律下,每颗芯片可是要在18月后贬值一半的。这个市场就是存储器市场,更精准地说——DRAM内存。在过去一年里DRAM涨幅超过100%,可以说是远远超越M2的硬通货了。    存储器类型有很多,常见的有ROM(只读的),RAM(可读可写的),还有一类被大家忽略的CAM(自己去Google吧)。目前主流存储器大部分都是RAM,在RAM中按原理还分为两类——易失性的(Volatile)和非易失的(Non-Volatile,海峡对岸的同胞们称为非挥发存储器,感觉舌头转不过来了~),区别在于断电后是否保存数据。挥发性存储器有SRAM/DRAM,主要用途分别是高速缓存(cache)和 内存条。非挥发存储器主要是包含硬盘(Hard Disk Drive, HDD)和Flash,用在我们的U盘,SD卡和SSD硬盘中。  这期矽说,我们来聊聊这些RAM的前世今生。   Intel也得服的老祖宗 人类历史上第一颗DRAM芯片是Intel发明的,可是所有人几乎都已经忘记Intel是一家以存储器起家的公司了。因为Intel,以及同时期的TI, Motorola都被下图这颗DRAM的老祖宗——Mostek MK4096P打败了。    原因是,对于同样大小的DRAM,他们只有16个pin,而同时代的其他产品都有22个pin。在那个只有DIP封装的年代里,复用传输row和column index的pin脚,对系统级设计取得了关键性的优势,称为address multplexing技术。即使在今天的DRAM产品,该技术依然使用。看看下图的史前内存条,可以看到22pin和16pin的内存条对于PCB的差别了,16pin使内存卡的实质的面积减小了50%。也难怪在MK4096P问世后的一年里,就再也没有22pin的DRAM了。    另外,普及一个半导体商业的小故事——Intel曾经也是DRAM的霸主,在MK4096P以前,Intel的DRAM市场占有率是85%(1974年),然而到了10年后,Intel的DRAM占有率只有1.3%,也是在这一年,大名鼎鼎的Gordon Moore (就是那个摩尔定律的Moore)和Andy Grove决定:Intel彻底退出DRAM市场,研发和产能都以CPU为第一优先(所以前20年你们都不是以CPU为优先的么?)。当然,打败Intel不仅有MOSTEK,还有我们的邻居——霓虹国(Japan),靠的是亚洲人最擅长的价格战。几年后,曾经力压Intel,市占率也达到过85%的MOSTEK被收购,辗转几手后变成了今天STM的一部分。  不得不否认,80年的日本存储器业是带着大光环的。(最近网上有不少吃味日本人炸药奖拿的多的文章,回去看看80年代,不得不说那时候的日本真是全面爆发。)不仅在DRAM上披荆斩棘,还发明了一个了不得的东西——NAND flash。虽然SRAM/DRAM在60-70年代均已问世,但他们都无法取代传统磁介质的断电存储方式。即使在10年前(2008年),市面上的大部分PC仍然是采用磁作为主硬盘的存储机制。可是,今天从手机到PC,我们似乎已经彻底和HDD告别了。这都要感谢Toshiba发明的NAND Flash——   NAND flash的概念在1984年于IEDM(半导体器件顶会)上提出,但是人类的第一颗NAND flash产品要到1989年才问世。期间,据说Intel还“借鉴”了NAND flash的概念提出了NOR flash。  讲到这里,我们不妨再说说NAND和NOR flash的差别。从下图来看,显然,NAND flash的gate的source和drain都是连续的,呈casode链接,所以每个cell的面积要小得多,而NOR的所有source 和drain都是分开的,占用更多面积。另外,NOR的每个cell都和bit line有连接,可以随机任意读取。而NAND cell只有最头上的cell连上了bit line,因此只能顺序块状读取。因此NAND往往容量大,但是不能随机读取,而NOR虽然容量受限,但是读取方便。   图一:NAND与NOR flash的比较  高筑墙——摩尔定律的转世 其实,无论是DRAM还是NAND flash,在我们不知道的十年前,都早已撞上了摩尔定律落幕的铁墙。NAND flash尤为严重,由于flash擦写需要高压,所以,在16nm以下工艺里,高压很容易串扰到相近的gate导致错误地写入。所以,难道存储器要眼睁睁地看着密度上限的降临么?  从现在往回看,我们会突然发现,过去的10年,无论是DRAM还是NAND flash都在3D化的道路上越走越远。在NAND flash领域,存储器巨头们分别提出了各种堆叠式的flash的够做,如下图    3D NAND flash并不是多个芯片的堆叠,而是直接把NAND的(可参考图一)竖起来造。这样,在单位面积上,存在的晶体管数量就是堆叠的数量。于是,摩尔定律指望晶体管面积下将,转为了堆叠层数的增加。目前,据说64层甚至更高层数的NAND flash已经投入量产。  同样的故事也发生在DRAM上,只不过技术有所不同。矽说在很早期就介绍过HBM DRAM的方案(那些年,我们一起追的摩尔定律(二))。这也是目前,GPU/AI处理器的支流方案之一。HBM DRAM通过TSV技术将多颗DRAM芯片垂直链接,并通过底层的接口芯片实现和CPU/GPU/AI的通信。3D/2.5D/2.1D 封装缩短了DRAM的访问延时,更进一步提升系统性能。这一技术已经在AMD/NVidia的新型GPU中实现量产。    总之,无论是NAND flash还是DRAM,都已经步向了3D化的进程,通过筑高楼的方式,增加单位面积上晶体管的数量。另外,再提一句,由于存储器的访问速度成为了很多系统的主要瓶颈,存储器接口设计也高歌猛进。NAND flash已经从传统的SATA转向PCIe 3.0,而DRAM的DDR接口已经根据不同的应用场合发展出了超过5个标准。    终极幻想: 嵌入式的高速非挥发存储器? 其实,除了SRAM/DRAM,过去10年还出现过很多RAM,比如RRAM/MRAM/PRAM/... 但是时至今日,大部分都没有大规模商用,但我相信在不就得未来这些新型器件可能会井喷式发展。首先,总结下这些RAM的公共特点——都号称非挥发存储,但是在读写速度上不输给SRAM,在密度上不输给NAND flash/ DRAM。  我们先来看看最近火爆的STT-MRAM (Spin Transfer Torque Maganetic RAM),其核心是利用电子自旋来存储0/1。在下图的左边,是一个磁性隧穿结(Maganetic Tunnel Junction, MTJ)。上下两层,上层(storage/free)的电子自旋方向是可以通过写电流改变的,而下层(reference/pin)的自旋方向是固定的。当两者方向相同时则存0,不同时存1。该存储器的写过程就是用STT电流改变自旋方向。    虽然理论上当中的绝缘层是不能导电的,但是通过隧穿效应,将形成电阻特性(此处省略一万个公式,量子力学的乌鸦飞过……)。在电路中,自旋方向的相同或者不同将导致接入电阻的巨大差异 (反向高阻,同向低阻),由此在读取时可以通过对bit line预充电的方式查看选中word line上的MTJ的电阻大小判断电子自旋方向。阵列结构如下图所示。    出了STT-MRAM,还有一个明星叫做ReRAM,Re是resistive 电阻的那个Re。从电路原理角度,ReRAM和和MRAM其实类似,在bit line上挂一个可变电阻,电阻的大小代表了存储的大小。这个电阻是在上下极板(Top Electrode / Bottom Electrode)间的一个特殊介质实现的,常为金属氧化物i。当这个电阻从TE到BE正脉冲通过时(下图set态),会以低阻的方式呈现在Bit line上,当被施以负脉冲时(下图reset态)会呈现高电阻。读取的方法和MRAM类似。   这两年,RRAM有了进一步的升级,即多层crossbar/cross point的实现方式。即将原本的选通NMOS晶体管由一个selector代替,原理上近似二极管。只要合理控制WL/BL的电压就可以实现读/set/reset等多种状态。该技术可以使得RRAM堆叠(虽然还有些IR drop, sneak current的问题),在密度上媲美NAND flash。然后,ReRAM的读写速度是标准NAND flash的1000倍以上,被认为是新时代的完美器件。    无论是TSMC / Samsung / Intel 都已经在这些新时代memory高度投入,Intel 将其3D crossbar RRAM技术称为optane technology/ 3D Xpoint,蓄势待发已久。    除了实现快速读写/非挥发新机理之外,新型存储器也不忘追求与现有CMOS 工艺兼容性。TSMC已经在22nm上提供了embedded MRAM(eMRAM)的IP,将在明年提供eRRAM IP。而这两者(特别是eRRAM)在与CMOS工艺兼容之后,被认为是真类脑处理器/存内计算的核心技术。  这是最近获得DARPA 61 million 资助的MIT学术新星 Max Shulaker组提出的实现RRAM模拟synapse的电路结构(累积)。当不断对RAM产生正脉冲是,电阻不断变大,既可以作为累加器使用(ISSCC 2018 31.3),也可以模拟人脑STDP的学习模式——不断刺激就不断增强连接关系,反之则减小。     但这些电路实现的核心必须是需要与CMOS逻辑工艺兼容。而随着他的前老板之一Philip Wong转去TSMC当CTO,我们有理由相信商用CMOS工艺是可以兼容eRRAM的日子已经不远矣。  综上,你准备好为你的ssd留更多的空间给MRAM/RRAM了么?


存储器类型有很多,常见的有ROM(只读的),RAM(可读可写的),还有一类被大家忽略的CAM(自己去Google吧)。目前主流存储器大部分都是RAM,在RAM中按原理还分为两类——易失性的(Volatile)和非易失的(Non-Volatile,海峡对岸的同胞们称为非挥发存储器,感觉舌头转不过来了~),区别在于断电后是否保存数据。挥发性存储器有SRAM/DRAM,主要用途分别是高速缓存(cache)和 内存条。非挥发存储器主要是包含硬盘(Hard Disk Drive, HDD)和Flash,用在我们的U盘,SD卡和SSD硬盘中。


这期矽说,我们来聊聊这些RAM的前世今生。


Intel也得服的老祖宗

人类历史上第一颗DRAM芯片是Intel发明的,可是所有人几乎都已经忘记Intel是一家以存储器起家的公司了。因为Intel,以及同时期的TI, Motorola都被下图这颗DRAM的老祖宗——Mostek MK4096P打败了。

        RAM - 虽然从来不在中心,但一直围绕着中心,买电脑要关心多少GB的内存(以前是多少MB),速度多快;玩嵌入式系统选型MCU,不仅关心用的是什么内核、运行多快,内部RAM的大小也是非常关键的一个因素,它影响了你的代码能否顺利执行、执行的速度。  RAM就如同晴雨表一样,它的价格、供货很大程度上反映了IC市场的状况。  今天还跟做人工智能的朋友聊起来,现在制约AI芯片的瓶颈在于当前的架构严重影响了处理器和存储单元之间数据的“搬运”,未来要让AI芯片飞起来,最关键的就是摆正处理器和存储之间的关系。  借“矽说”上一周前的一篇文章给大家分享一下“RAM的前世,今生,与未来”。   趁着国庆的尾巴和大家聊一聊RAM。在过去的一年里,有一类集成电路市场出现一个与摩尔定律相逆的趋势——芯片涨价!要知道,摩尔定律下,每颗芯片可是要在18月后贬值一半的。这个市场就是存储器市场,更精准地说——DRAM内存。在过去一年里DRAM涨幅超过100%,可以说是远远超越M2的硬通货了。    存储器类型有很多,常见的有ROM(只读的),RAM(可读可写的),还有一类被大家忽略的CAM(自己去Google吧)。目前主流存储器大部分都是RAM,在RAM中按原理还分为两类——易失性的(Volatile)和非易失的(Non-Volatile,海峡对岸的同胞们称为非挥发存储器,感觉舌头转不过来了~),区别在于断电后是否保存数据。挥发性存储器有SRAM/DRAM,主要用途分别是高速缓存(cache)和 内存条。非挥发存储器主要是包含硬盘(Hard Disk Drive, HDD)和Flash,用在我们的U盘,SD卡和SSD硬盘中。  这期矽说,我们来聊聊这些RAM的前世今生。   Intel也得服的老祖宗 人类历史上第一颗DRAM芯片是Intel发明的,可是所有人几乎都已经忘记Intel是一家以存储器起家的公司了。因为Intel,以及同时期的TI, Motorola都被下图这颗DRAM的老祖宗——Mostek MK4096P打败了。    原因是,对于同样大小的DRAM,他们只有16个pin,而同时代的其他产品都有22个pin。在那个只有DIP封装的年代里,复用传输row和column index的pin脚,对系统级设计取得了关键性的优势,称为address multplexing技术。即使在今天的DRAM产品,该技术依然使用。看看下图的史前内存条,可以看到22pin和16pin的内存条对于PCB的差别了,16pin使内存卡的实质的面积减小了50%。也难怪在MK4096P问世后的一年里,就再也没有22pin的DRAM了。    另外,普及一个半导体商业的小故事——Intel曾经也是DRAM的霸主,在MK4096P以前,Intel的DRAM市场占有率是85%(1974年),然而到了10年后,Intel的DRAM占有率只有1.3%,也是在这一年,大名鼎鼎的Gordon Moore (就是那个摩尔定律的Moore)和Andy Grove决定:Intel彻底退出DRAM市场,研发和产能都以CPU为第一优先(所以前20年你们都不是以CPU为优先的么?)。当然,打败Intel不仅有MOSTEK,还有我们的邻居——霓虹国(Japan),靠的是亚洲人最擅长的价格战。几年后,曾经力压Intel,市占率也达到过85%的MOSTEK被收购,辗转几手后变成了今天STM的一部分。  不得不否认,80年的日本存储器业是带着大光环的。(最近网上有不少吃味日本人炸药奖拿的多的文章,回去看看80年代,不得不说那时候的日本真是全面爆发。)不仅在DRAM上披荆斩棘,还发明了一个了不得的东西——NAND flash。虽然SRAM/DRAM在60-70年代均已问世,但他们都无法取代传统磁介质的断电存储方式。即使在10年前(2008年),市面上的大部分PC仍然是采用磁作为主硬盘的存储机制。可是,今天从手机到PC,我们似乎已经彻底和HDD告别了。这都要感谢Toshiba发明的NAND Flash——   NAND flash的概念在1984年于IEDM(半导体器件顶会)上提出,但是人类的第一颗NAND flash产品要到1989年才问世。期间,据说Intel还“借鉴”了NAND flash的概念提出了NOR flash。  讲到这里,我们不妨再说说NAND和NOR flash的差别。从下图来看,显然,NAND flash的gate的source和drain都是连续的,呈casode链接,所以每个cell的面积要小得多,而NOR的所有source 和drain都是分开的,占用更多面积。另外,NOR的每个cell都和bit line有连接,可以随机任意读取。而NAND cell只有最头上的cell连上了bit line,因此只能顺序块状读取。因此NAND往往容量大,但是不能随机读取,而NOR虽然容量受限,但是读取方便。   图一:NAND与NOR flash的比较  高筑墙——摩尔定律的转世 其实,无论是DRAM还是NAND flash,在我们不知道的十年前,都早已撞上了摩尔定律落幕的铁墙。NAND flash尤为严重,由于flash擦写需要高压,所以,在16nm以下工艺里,高压很容易串扰到相近的gate导致错误地写入。所以,难道存储器要眼睁睁地看着密度上限的降临么?  从现在往回看,我们会突然发现,过去的10年,无论是DRAM还是NAND flash都在3D化的道路上越走越远。在NAND flash领域,存储器巨头们分别提出了各种堆叠式的flash的够做,如下图    3D NAND flash并不是多个芯片的堆叠,而是直接把NAND的(可参考图一)竖起来造。这样,在单位面积上,存在的晶体管数量就是堆叠的数量。于是,摩尔定律指望晶体管面积下将,转为了堆叠层数的增加。目前,据说64层甚至更高层数的NAND flash已经投入量产。  同样的故事也发生在DRAM上,只不过技术有所不同。矽说在很早期就介绍过HBM DRAM的方案(那些年,我们一起追的摩尔定律(二))。这也是目前,GPU/AI处理器的支流方案之一。HBM DRAM通过TSV技术将多颗DRAM芯片垂直链接,并通过底层的接口芯片实现和CPU/GPU/AI的通信。3D/2.5D/2.1D 封装缩短了DRAM的访问延时,更进一步提升系统性能。这一技术已经在AMD/NVidia的新型GPU中实现量产。    总之,无论是NAND flash还是DRAM,都已经步向了3D化的进程,通过筑高楼的方式,增加单位面积上晶体管的数量。另外,再提一句,由于存储器的访问速度成为了很多系统的主要瓶颈,存储器接口设计也高歌猛进。NAND flash已经从传统的SATA转向PCIe 3.0,而DRAM的DDR接口已经根据不同的应用场合发展出了超过5个标准。    终极幻想: 嵌入式的高速非挥发存储器? 其实,除了SRAM/DRAM,过去10年还出现过很多RAM,比如RRAM/MRAM/PRAM/... 但是时至今日,大部分都没有大规模商用,但我相信在不就得未来这些新型器件可能会井喷式发展。首先,总结下这些RAM的公共特点——都号称非挥发存储,但是在读写速度上不输给SRAM,在密度上不输给NAND flash/ DRAM。  我们先来看看最近火爆的STT-MRAM (Spin Transfer Torque Maganetic RAM),其核心是利用电子自旋来存储0/1。在下图的左边,是一个磁性隧穿结(Maganetic Tunnel Junction, MTJ)。上下两层,上层(storage/free)的电子自旋方向是可以通过写电流改变的,而下层(reference/pin)的自旋方向是固定的。当两者方向相同时则存0,不同时存1。该存储器的写过程就是用STT电流改变自旋方向。    虽然理论上当中的绝缘层是不能导电的,但是通过隧穿效应,将形成电阻特性(此处省略一万个公式,量子力学的乌鸦飞过……)。在电路中,自旋方向的相同或者不同将导致接入电阻的巨大差异 (反向高阻,同向低阻),由此在读取时可以通过对bit line预充电的方式查看选中word line上的MTJ的电阻大小判断电子自旋方向。阵列结构如下图所示。    出了STT-MRAM,还有一个明星叫做ReRAM,Re是resistive 电阻的那个Re。从电路原理角度,ReRAM和和MRAM其实类似,在bit line上挂一个可变电阻,电阻的大小代表了存储的大小。这个电阻是在上下极板(Top Electrode / Bottom Electrode)间的一个特殊介质实现的,常为金属氧化物i。当这个电阻从TE到BE正脉冲通过时(下图set态),会以低阻的方式呈现在Bit line上,当被施以负脉冲时(下图reset态)会呈现高电阻。读取的方法和MRAM类似。   这两年,RRAM有了进一步的升级,即多层crossbar/cross point的实现方式。即将原本的选通NMOS晶体管由一个selector代替,原理上近似二极管。只要合理控制WL/BL的电压就可以实现读/set/reset等多种状态。该技术可以使得RRAM堆叠(虽然还有些IR drop, sneak current的问题),在密度上媲美NAND flash。然后,ReRAM的读写速度是标准NAND flash的1000倍以上,被认为是新时代的完美器件。    无论是TSMC / Samsung / Intel 都已经在这些新时代memory高度投入,Intel 将其3D crossbar RRAM技术称为optane technology/ 3D Xpoint,蓄势待发已久。    除了实现快速读写/非挥发新机理之外,新型存储器也不忘追求与现有CMOS 工艺兼容性。TSMC已经在22nm上提供了embedded MRAM(eMRAM)的IP,将在明年提供eRRAM IP。而这两者(特别是eRRAM)在与CMOS工艺兼容之后,被认为是真类脑处理器/存内计算的核心技术。  这是最近获得DARPA 61 million 资助的MIT学术新星 Max Shulaker组提出的实现RRAM模拟synapse的电路结构(累积)。当不断对RAM产生正脉冲是,电阻不断变大,既可以作为累加器使用(ISSCC 2018 31.3),也可以模拟人脑STDP的学习模式——不断刺激就不断增强连接关系,反之则减小。     但这些电路实现的核心必须是需要与CMOS逻辑工艺兼容。而随着他的前老板之一Philip Wong转去TSMC当CTO,我们有理由相信商用CMOS工艺是可以兼容eRRAM的日子已经不远矣。  综上,你准备好为你的ssd留更多的空间给MRAM/RRAM了么?

原因是,对于同样大小的DRAM,他们只有16个pin,而同时代的其他产品都有22个pin。在那个只有DIP封装的年代里,复用传输row和column index的pin脚,对系统级设计取得了关键性的优势,称为address multplexing技术。即使在今天的DRAM产品,该技术依然使用。看看下图的史前内存条,可以看到22pin和16pin的内存条对于PCB的差别了,16pin使内存卡的实质的面积减小了50%。也难怪在MK4096P问世后的一年里,就再也没有22pin的DRAM了。


另外,普及一个半导体商业的小故事——Intel曾经也是DRAM的霸主,在MK4096P以前,Intel的DRAM市场占有率是85%(1974年),然而到了10年后,Intel的DRAM占有率只有1.3%,也是在这一年,大名鼎鼎的Gordon Moore (就是那个摩尔定律的Moore)和Andy Grove决定:Intel彻底退出DRAM市场,研发和产能都以CPU为第一优先(所以前20年你们都不是以CPU为优先的么?)。当然,打败Intel不仅有MOSTEK,还有我们的邻居——霓虹国(Japan),靠的是亚洲人最擅长的价格战。几年后,曾经力压Intel,市占率也达到过85%的MOSTEK被收购,辗转几手后变成了今天STM的一部分。


不得不否认,80年的日本存储器业是带着大光环的。(最近网上有不少吃味日本人炸药奖拿的多的文章,回去看看80年代,不得不说那时候的日本真是全面爆发。)不仅在DRAM上披荆斩棘,还发明了一个了不得的东西——NAND flash。虽然SRAM/DRAM在60-70年代均已问世,但他们都无法取代传统磁介质的断电存储方式。即使在10年前(2008年),市面上的大部分PC仍然是采用磁作为主硬盘的存储机制。可是,今天从手机到PC,我们似乎已经彻底和HDD告别了。这都要感谢Toshiba发明的NAND Flash——



NAND flash的概念在1984年于IEDM(半导体器件顶会)上提出,但是人类的第一颗NAND flash产品要到1989年才问世。期间,据说Intel还“借鉴”了NAND flash的概念提出了NOR flash。


讲到这里,我们不妨再说说NAND和NOR flash的差别。从下图来看,显然,NAND flash的gate的source和drain都是连续的,呈casode链接,所以每个cell的面积要小得多,而NOR的所有source 和drain都是分开的,占用更多面积。另外,NOR的每个cell都和bit line有连接,可以随机任意读取。而NAND cell只有最头上的cell连上了bit line,因此只能顺序块状读取。因此NAND往往容量大,但是不能随机读取,而NOR虽然容量受限,但是读取方便。

        RAM - 虽然从来不在中心,但一直围绕着中心,买电脑要关心多少GB的内存(以前是多少MB),速度多快;玩嵌入式系统选型MCU,不仅关心用的是什么内核、运行多快,内部RAM的大小也是非常关键的一个因素,它影响了你的代码能否顺利执行、执行的速度。  RAM就如同晴雨表一样,它的价格、供货很大程度上反映了IC市场的状况。  今天还跟做人工智能的朋友聊起来,现在制约AI芯片的瓶颈在于当前的架构严重影响了处理器和存储单元之间数据的“搬运”,未来要让AI芯片飞起来,最关键的就是摆正处理器和存储之间的关系。  借“矽说”上一周前的一篇文章给大家分享一下“RAM的前世,今生,与未来”。   趁着国庆的尾巴和大家聊一聊RAM。在过去的一年里,有一类集成电路市场出现一个与摩尔定律相逆的趋势——芯片涨价!要知道,摩尔定律下,每颗芯片可是要在18月后贬值一半的。这个市场就是存储器市场,更精准地说——DRAM内存。在过去一年里DRAM涨幅超过100%,可以说是远远超越M2的硬通货了。    存储器类型有很多,常见的有ROM(只读的),RAM(可读可写的),还有一类被大家忽略的CAM(自己去Google吧)。目前主流存储器大部分都是RAM,在RAM中按原理还分为两类——易失性的(Volatile)和非易失的(Non-Volatile,海峡对岸的同胞们称为非挥发存储器,感觉舌头转不过来了~),区别在于断电后是否保存数据。挥发性存储器有SRAM/DRAM,主要用途分别是高速缓存(cache)和 内存条。非挥发存储器主要是包含硬盘(Hard Disk Drive, HDD)和Flash,用在我们的U盘,SD卡和SSD硬盘中。  这期矽说,我们来聊聊这些RAM的前世今生。   Intel也得服的老祖宗 人类历史上第一颗DRAM芯片是Intel发明的,可是所有人几乎都已经忘记Intel是一家以存储器起家的公司了。因为Intel,以及同时期的TI, Motorola都被下图这颗DRAM的老祖宗——Mostek MK4096P打败了。    原因是,对于同样大小的DRAM,他们只有16个pin,而同时代的其他产品都有22个pin。在那个只有DIP封装的年代里,复用传输row和column index的pin脚,对系统级设计取得了关键性的优势,称为address multplexing技术。即使在今天的DRAM产品,该技术依然使用。看看下图的史前内存条,可以看到22pin和16pin的内存条对于PCB的差别了,16pin使内存卡的实质的面积减小了50%。也难怪在MK4096P问世后的一年里,就再也没有22pin的DRAM了。    另外,普及一个半导体商业的小故事——Intel曾经也是DRAM的霸主,在MK4096P以前,Intel的DRAM市场占有率是85%(1974年),然而到了10年后,Intel的DRAM占有率只有1.3%,也是在这一年,大名鼎鼎的Gordon Moore (就是那个摩尔定律的Moore)和Andy Grove决定:Intel彻底退出DRAM市场,研发和产能都以CPU为第一优先(所以前20年你们都不是以CPU为优先的么?)。当然,打败Intel不仅有MOSTEK,还有我们的邻居——霓虹国(Japan),靠的是亚洲人最擅长的价格战。几年后,曾经力压Intel,市占率也达到过85%的MOSTEK被收购,辗转几手后变成了今天STM的一部分。  不得不否认,80年的日本存储器业是带着大光环的。(最近网上有不少吃味日本人炸药奖拿的多的文章,回去看看80年代,不得不说那时候的日本真是全面爆发。)不仅在DRAM上披荆斩棘,还发明了一个了不得的东西——NAND flash。虽然SRAM/DRAM在60-70年代均已问世,但他们都无法取代传统磁介质的断电存储方式。即使在10年前(2008年),市面上的大部分PC仍然是采用磁作为主硬盘的存储机制。可是,今天从手机到PC,我们似乎已经彻底和HDD告别了。这都要感谢Toshiba发明的NAND Flash——   NAND flash的概念在1984年于IEDM(半导体器件顶会)上提出,但是人类的第一颗NAND flash产品要到1989年才问世。期间,据说Intel还“借鉴”了NAND flash的概念提出了NOR flash。  讲到这里,我们不妨再说说NAND和NOR flash的差别。从下图来看,显然,NAND flash的gate的source和drain都是连续的,呈casode链接,所以每个cell的面积要小得多,而NOR的所有source 和drain都是分开的,占用更多面积。另外,NOR的每个cell都和bit line有连接,可以随机任意读取。而NAND cell只有最头上的cell连上了bit line,因此只能顺序块状读取。因此NAND往往容量大,但是不能随机读取,而NOR虽然容量受限,但是读取方便。   图一:NAND与NOR flash的比较  高筑墙——摩尔定律的转世 其实,无论是DRAM还是NAND flash,在我们不知道的十年前,都早已撞上了摩尔定律落幕的铁墙。NAND flash尤为严重,由于flash擦写需要高压,所以,在16nm以下工艺里,高压很容易串扰到相近的gate导致错误地写入。所以,难道存储器要眼睁睁地看着密度上限的降临么?  从现在往回看,我们会突然发现,过去的10年,无论是DRAM还是NAND flash都在3D化的道路上越走越远。在NAND flash领域,存储器巨头们分别提出了各种堆叠式的flash的够做,如下图    3D NAND flash并不是多个芯片的堆叠,而是直接把NAND的(可参考图一)竖起来造。这样,在单位面积上,存在的晶体管数量就是堆叠的数量。于是,摩尔定律指望晶体管面积下将,转为了堆叠层数的增加。目前,据说64层甚至更高层数的NAND flash已经投入量产。  同样的故事也发生在DRAM上,只不过技术有所不同。矽说在很早期就介绍过HBM DRAM的方案(那些年,我们一起追的摩尔定律(二))。这也是目前,GPU/AI处理器的支流方案之一。HBM DRAM通过TSV技术将多颗DRAM芯片垂直链接,并通过底层的接口芯片实现和CPU/GPU/AI的通信。3D/2.5D/2.1D 封装缩短了DRAM的访问延时,更进一步提升系统性能。这一技术已经在AMD/NVidia的新型GPU中实现量产。    总之,无论是NAND flash还是DRAM,都已经步向了3D化的进程,通过筑高楼的方式,增加单位面积上晶体管的数量。另外,再提一句,由于存储器的访问速度成为了很多系统的主要瓶颈,存储器接口设计也高歌猛进。NAND flash已经从传统的SATA转向PCIe 3.0,而DRAM的DDR接口已经根据不同的应用场合发展出了超过5个标准。    终极幻想: 嵌入式的高速非挥发存储器? 其实,除了SRAM/DRAM,过去10年还出现过很多RAM,比如RRAM/MRAM/PRAM/... 但是时至今日,大部分都没有大规模商用,但我相信在不就得未来这些新型器件可能会井喷式发展。首先,总结下这些RAM的公共特点——都号称非挥发存储,但是在读写速度上不输给SRAM,在密度上不输给NAND flash/ DRAM。  我们先来看看最近火爆的STT-MRAM (Spin Transfer Torque Maganetic RAM),其核心是利用电子自旋来存储0/1。在下图的左边,是一个磁性隧穿结(Maganetic Tunnel Junction, MTJ)。上下两层,上层(storage/free)的电子自旋方向是可以通过写电流改变的,而下层(reference/pin)的自旋方向是固定的。当两者方向相同时则存0,不同时存1。该存储器的写过程就是用STT电流改变自旋方向。    虽然理论上当中的绝缘层是不能导电的,但是通过隧穿效应,将形成电阻特性(此处省略一万个公式,量子力学的乌鸦飞过……)。在电路中,自旋方向的相同或者不同将导致接入电阻的巨大差异 (反向高阻,同向低阻),由此在读取时可以通过对bit line预充电的方式查看选中word line上的MTJ的电阻大小判断电子自旋方向。阵列结构如下图所示。    出了STT-MRAM,还有一个明星叫做ReRAM,Re是resistive 电阻的那个Re。从电路原理角度,ReRAM和和MRAM其实类似,在bit line上挂一个可变电阻,电阻的大小代表了存储的大小。这个电阻是在上下极板(Top Electrode / Bottom Electrode)间的一个特殊介质实现的,常为金属氧化物i。当这个电阻从TE到BE正脉冲通过时(下图set态),会以低阻的方式呈现在Bit line上,当被施以负脉冲时(下图reset态)会呈现高电阻。读取的方法和MRAM类似。   这两年,RRAM有了进一步的升级,即多层crossbar/cross point的实现方式。即将原本的选通NMOS晶体管由一个selector代替,原理上近似二极管。只要合理控制WL/BL的电压就可以实现读/set/reset等多种状态。该技术可以使得RRAM堆叠(虽然还有些IR drop, sneak current的问题),在密度上媲美NAND flash。然后,ReRAM的读写速度是标准NAND flash的1000倍以上,被认为是新时代的完美器件。    无论是TSMC / Samsung / Intel 都已经在这些新时代memory高度投入,Intel 将其3D crossbar RRAM技术称为optane technology/ 3D Xpoint,蓄势待发已久。    除了实现快速读写/非挥发新机理之外,新型存储器也不忘追求与现有CMOS 工艺兼容性。TSMC已经在22nm上提供了embedded MRAM(eMRAM)的IP,将在明年提供eRRAM IP。而这两者(特别是eRRAM)在与CMOS工艺兼容之后,被认为是真类脑处理器/存内计算的核心技术。  这是最近获得DARPA 61 million 资助的MIT学术新星 Max Shulaker组提出的实现RRAM模拟synapse的电路结构(累积)。当不断对RAM产生正脉冲是,电阻不断变大,既可以作为累加器使用(ISSCC 2018 31.3),也可以模拟人脑STDP的学习模式——不断刺激就不断增强连接关系,反之则减小。     但这些电路实现的核心必须是需要与CMOS逻辑工艺兼容。而随着他的前老板之一Philip Wong转去TSMC当CTO,我们有理由相信商用CMOS工艺是可以兼容eRRAM的日子已经不远矣。  综上,你准备好为你的ssd留更多的空间给MRAM/RRAM了么?

图一:NAND与NOR flash的比较


高筑墙——摩尔定律的转世

其实,无论是DRAM还是NAND flash,在我们不知道的十年前,都早已撞上了摩尔定律落幕的铁墙。NAND flash尤为严重,由于flash擦写需要高压,所以,在16nm以下工艺里,高压很容易串扰到相近的gate导致错误地写入。所以,难道存储器要眼睁睁地看着密度上限的降临么?


从现在往回看,我们会突然发现,过去的10年,无论是DRAM还是NAND flash都在3D化的道路上越走越远。在NAND flash领域,存储器巨头们分别提出了各种堆叠式的flash的够做,如下图


3D NAND flash并不是多个芯片的堆叠,而是直接把NAND的(可参考图一)竖起来造。这样,在单位面积上,存在的晶体管数量就是堆叠的数量。于是,摩尔定律指望晶体管面积下将,转为了堆叠层数的增加。目前,据说64层甚至更高层数的NAND flash已经投入量产。


同样的故事也发生在DRAM上,只不过技术有所不同。矽说在很早期就介绍过HBM DRAM的方案(那些年,我们一起追的摩尔定律(二))。这也是目前,GPU/AI处理器的支流方案之一。HBM DRAM通过TSV技术将多颗DRAM芯片垂直链接,并通过底层的接口芯片实现和CPU/GPU/AI的通信。3D/2.5D/2.1D 封装缩短了DRAM的访问延时,更进一步提升系统性能。这一技术已经在AMD/NVidia的新型GPU中实现量产。


总之,无论是NAND flash还是DRAM,都已经步向了3D化的进程,通过筑高楼的方式,增加单位面积上晶体管的数量。另外,再提一句,由于存储器的访问速度成为了很多系统的主要瓶颈,存储器接口设计也高歌猛进。NAND flash已经从传统的SATA转向PCIe 3.0,而DRAM的DDR接口已经根据不同的应用场合发展出了超过5个标准。

        RAM - 虽然从来不在中心,但一直围绕着中心,买电脑要关心多少GB的内存(以前是多少MB),速度多快;玩嵌入式系统选型MCU,不仅关心用的是什么内核、运行多快,内部RAM的大小也是非常关键的一个因素,它影响了你的代码能否顺利执行、执行的速度。  RAM就如同晴雨表一样,它的价格、供货很大程度上反映了IC市场的状况。  今天还跟做人工智能的朋友聊起来,现在制约AI芯片的瓶颈在于当前的架构严重影响了处理器和存储单元之间数据的“搬运”,未来要让AI芯片飞起来,最关键的就是摆正处理器和存储之间的关系。  借“矽说”上一周前的一篇文章给大家分享一下“RAM的前世,今生,与未来”。   趁着国庆的尾巴和大家聊一聊RAM。在过去的一年里,有一类集成电路市场出现一个与摩尔定律相逆的趋势——芯片涨价!要知道,摩尔定律下,每颗芯片可是要在18月后贬值一半的。这个市场就是存储器市场,更精准地说——DRAM内存。在过去一年里DRAM涨幅超过100%,可以说是远远超越M2的硬通货了。    存储器类型有很多,常见的有ROM(只读的),RAM(可读可写的),还有一类被大家忽略的CAM(自己去Google吧)。目前主流存储器大部分都是RAM,在RAM中按原理还分为两类——易失性的(Volatile)和非易失的(Non-Volatile,海峡对岸的同胞们称为非挥发存储器,感觉舌头转不过来了~),区别在于断电后是否保存数据。挥发性存储器有SRAM/DRAM,主要用途分别是高速缓存(cache)和 内存条。非挥发存储器主要是包含硬盘(Hard Disk Drive, HDD)和Flash,用在我们的U盘,SD卡和SSD硬盘中。  这期矽说,我们来聊聊这些RAM的前世今生。   Intel也得服的老祖宗 人类历史上第一颗DRAM芯片是Intel发明的,可是所有人几乎都已经忘记Intel是一家以存储器起家的公司了。因为Intel,以及同时期的TI, Motorola都被下图这颗DRAM的老祖宗——Mostek MK4096P打败了。    原因是,对于同样大小的DRAM,他们只有16个pin,而同时代的其他产品都有22个pin。在那个只有DIP封装的年代里,复用传输row和column index的pin脚,对系统级设计取得了关键性的优势,称为address multplexing技术。即使在今天的DRAM产品,该技术依然使用。看看下图的史前内存条,可以看到22pin和16pin的内存条对于PCB的差别了,16pin使内存卡的实质的面积减小了50%。也难怪在MK4096P问世后的一年里,就再也没有22pin的DRAM了。    另外,普及一个半导体商业的小故事——Intel曾经也是DRAM的霸主,在MK4096P以前,Intel的DRAM市场占有率是85%(1974年),然而到了10年后,Intel的DRAM占有率只有1.3%,也是在这一年,大名鼎鼎的Gordon Moore (就是那个摩尔定律的Moore)和Andy Grove决定:Intel彻底退出DRAM市场,研发和产能都以CPU为第一优先(所以前20年你们都不是以CPU为优先的么?)。当然,打败Intel不仅有MOSTEK,还有我们的邻居——霓虹国(Japan),靠的是亚洲人最擅长的价格战。几年后,曾经力压Intel,市占率也达到过85%的MOSTEK被收购,辗转几手后变成了今天STM的一部分。  不得不否认,80年的日本存储器业是带着大光环的。(最近网上有不少吃味日本人炸药奖拿的多的文章,回去看看80年代,不得不说那时候的日本真是全面爆发。)不仅在DRAM上披荆斩棘,还发明了一个了不得的东西——NAND flash。虽然SRAM/DRAM在60-70年代均已问世,但他们都无法取代传统磁介质的断电存储方式。即使在10年前(2008年),市面上的大部分PC仍然是采用磁作为主硬盘的存储机制。可是,今天从手机到PC,我们似乎已经彻底和HDD告别了。这都要感谢Toshiba发明的NAND Flash——   NAND flash的概念在1984年于IEDM(半导体器件顶会)上提出,但是人类的第一颗NAND flash产品要到1989年才问世。期间,据说Intel还“借鉴”了NAND flash的概念提出了NOR flash。  讲到这里,我们不妨再说说NAND和NOR flash的差别。从下图来看,显然,NAND flash的gate的source和drain都是连续的,呈casode链接,所以每个cell的面积要小得多,而NOR的所有source 和drain都是分开的,占用更多面积。另外,NOR的每个cell都和bit line有连接,可以随机任意读取。而NAND cell只有最头上的cell连上了bit line,因此只能顺序块状读取。因此NAND往往容量大,但是不能随机读取,而NOR虽然容量受限,但是读取方便。   图一:NAND与NOR flash的比较  高筑墙——摩尔定律的转世 其实,无论是DRAM还是NAND flash,在我们不知道的十年前,都早已撞上了摩尔定律落幕的铁墙。NAND flash尤为严重,由于flash擦写需要高压,所以,在16nm以下工艺里,高压很容易串扰到相近的gate导致错误地写入。所以,难道存储器要眼睁睁地看着密度上限的降临么?  从现在往回看,我们会突然发现,过去的10年,无论是DRAM还是NAND flash都在3D化的道路上越走越远。在NAND flash领域,存储器巨头们分别提出了各种堆叠式的flash的够做,如下图    3D NAND flash并不是多个芯片的堆叠,而是直接把NAND的(可参考图一)竖起来造。这样,在单位面积上,存在的晶体管数量就是堆叠的数量。于是,摩尔定律指望晶体管面积下将,转为了堆叠层数的增加。目前,据说64层甚至更高层数的NAND flash已经投入量产。  同样的故事也发生在DRAM上,只不过技术有所不同。矽说在很早期就介绍过HBM DRAM的方案(那些年,我们一起追的摩尔定律(二))。这也是目前,GPU/AI处理器的支流方案之一。HBM DRAM通过TSV技术将多颗DRAM芯片垂直链接,并通过底层的接口芯片实现和CPU/GPU/AI的通信。3D/2.5D/2.1D 封装缩短了DRAM的访问延时,更进一步提升系统性能。这一技术已经在AMD/NVidia的新型GPU中实现量产。    总之,无论是NAND flash还是DRAM,都已经步向了3D化的进程,通过筑高楼的方式,增加单位面积上晶体管的数量。另外,再提一句,由于存储器的访问速度成为了很多系统的主要瓶颈,存储器接口设计也高歌猛进。NAND flash已经从传统的SATA转向PCIe 3.0,而DRAM的DDR接口已经根据不同的应用场合发展出了超过5个标准。    终极幻想: 嵌入式的高速非挥发存储器? 其实,除了SRAM/DRAM,过去10年还出现过很多RAM,比如RRAM/MRAM/PRAM/... 但是时至今日,大部分都没有大规模商用,但我相信在不就得未来这些新型器件可能会井喷式发展。首先,总结下这些RAM的公共特点——都号称非挥发存储,但是在读写速度上不输给SRAM,在密度上不输给NAND flash/ DRAM。  我们先来看看最近火爆的STT-MRAM (Spin Transfer Torque Maganetic RAM),其核心是利用电子自旋来存储0/1。在下图的左边,是一个磁性隧穿结(Maganetic Tunnel Junction, MTJ)。上下两层,上层(storage/free)的电子自旋方向是可以通过写电流改变的,而下层(reference/pin)的自旋方向是固定的。当两者方向相同时则存0,不同时存1。该存储器的写过程就是用STT电流改变自旋方向。    虽然理论上当中的绝缘层是不能导电的,但是通过隧穿效应,将形成电阻特性(此处省略一万个公式,量子力学的乌鸦飞过……)。在电路中,自旋方向的相同或者不同将导致接入电阻的巨大差异 (反向高阻,同向低阻),由此在读取时可以通过对bit line预充电的方式查看选中word line上的MTJ的电阻大小判断电子自旋方向。阵列结构如下图所示。    出了STT-MRAM,还有一个明星叫做ReRAM,Re是resistive 电阻的那个Re。从电路原理角度,ReRAM和和MRAM其实类似,在bit line上挂一个可变电阻,电阻的大小代表了存储的大小。这个电阻是在上下极板(Top Electrode / Bottom Electrode)间的一个特殊介质实现的,常为金属氧化物i。当这个电阻从TE到BE正脉冲通过时(下图set态),会以低阻的方式呈现在Bit line上,当被施以负脉冲时(下图reset态)会呈现高电阻。读取的方法和MRAM类似。   这两年,RRAM有了进一步的升级,即多层crossbar/cross point的实现方式。即将原本的选通NMOS晶体管由一个selector代替,原理上近似二极管。只要合理控制WL/BL的电压就可以实现读/set/reset等多种状态。该技术可以使得RRAM堆叠(虽然还有些IR drop, sneak current的问题),在密度上媲美NAND flash。然后,ReRAM的读写速度是标准NAND flash的1000倍以上,被认为是新时代的完美器件。    无论是TSMC / Samsung / Intel 都已经在这些新时代memory高度投入,Intel 将其3D crossbar RRAM技术称为optane technology/ 3D Xpoint,蓄势待发已久。    除了实现快速读写/非挥发新机理之外,新型存储器也不忘追求与现有CMOS 工艺兼容性。TSMC已经在22nm上提供了embedded MRAM(eMRAM)的IP,将在明年提供eRRAM IP。而这两者(特别是eRRAM)在与CMOS工艺兼容之后,被认为是真类脑处理器/存内计算的核心技术。  这是最近获得DARPA 61 million 资助的MIT学术新星 Max Shulaker组提出的实现RRAM模拟synapse的电路结构(累积)。当不断对RAM产生正脉冲是,电阻不断变大,既可以作为累加器使用(ISSCC 2018 31.3),也可以模拟人脑STDP的学习模式——不断刺激就不断增强连接关系,反之则减小。     但这些电路实现的核心必须是需要与CMOS逻辑工艺兼容。而随着他的前老板之一Philip Wong转去TSMC当CTO,我们有理由相信商用CMOS工艺是可以兼容eRRAM的日子已经不远矣。  综上,你准备好为你的ssd留更多的空间给MRAM/RRAM了么?

终极幻想:

嵌入式的高速非挥发存储器?

其实,除了SRAM/DRAM,过去10年还出现过很多RAM,比如RRAM/MRAM/PRAM/... 但是时至今日,大部分都没有大规模商用,但我相信在不就得未来这些新型器件可能会井喷式发展。首先,总结下这些RAM的公共特点——都号称非挥发存储,但是在读写速度上不输给SRAM,在密度上不输给NAND flash/ DRAM。


我们先来看看最近火爆的STT-MRAM (Spin Transfer Torque Maganetic RAM),其核心是利用电子自旋来存储0/1。在下图的左边,是一个磁性隧穿结(Maganetic Tunnel Junction, MTJ)。上下两层,上层(storage/free)的电子自旋方向是可以通过写电流改变的,而下层(reference/pin)的自旋方向是固定的。当两者方向相同时则存0,不同时存1。该存储器的写过程就是用STT电流改变自旋方向。

        RAM - 虽然从来不在中心,但一直围绕着中心,买电脑要关心多少GB的内存(以前是多少MB),速度多快;玩嵌入式系统选型MCU,不仅关心用的是什么内核、运行多快,内部RAM的大小也是非常关键的一个因素,它影响了你的代码能否顺利执行、执行的速度。  RAM就如同晴雨表一样,它的价格、供货很大程度上反映了IC市场的状况。  今天还跟做人工智能的朋友聊起来,现在制约AI芯片的瓶颈在于当前的架构严重影响了处理器和存储单元之间数据的“搬运”,未来要让AI芯片飞起来,最关键的就是摆正处理器和存储之间的关系。  借“矽说”上一周前的一篇文章给大家分享一下“RAM的前世,今生,与未来”。   趁着国庆的尾巴和大家聊一聊RAM。在过去的一年里,有一类集成电路市场出现一个与摩尔定律相逆的趋势——芯片涨价!要知道,摩尔定律下,每颗芯片可是要在18月后贬值一半的。这个市场就是存储器市场,更精准地说——DRAM内存。在过去一年里DRAM涨幅超过100%,可以说是远远超越M2的硬通货了。    存储器类型有很多,常见的有ROM(只读的),RAM(可读可写的),还有一类被大家忽略的CAM(自己去Google吧)。目前主流存储器大部分都是RAM,在RAM中按原理还分为两类——易失性的(Volatile)和非易失的(Non-Volatile,海峡对岸的同胞们称为非挥发存储器,感觉舌头转不过来了~),区别在于断电后是否保存数据。挥发性存储器有SRAM/DRAM,主要用途分别是高速缓存(cache)和 内存条。非挥发存储器主要是包含硬盘(Hard Disk Drive, HDD)和Flash,用在我们的U盘,SD卡和SSD硬盘中。  这期矽说,我们来聊聊这些RAM的前世今生。   Intel也得服的老祖宗 人类历史上第一颗DRAM芯片是Intel发明的,可是所有人几乎都已经忘记Intel是一家以存储器起家的公司了。因为Intel,以及同时期的TI, Motorola都被下图这颗DRAM的老祖宗——Mostek MK4096P打败了。    原因是,对于同样大小的DRAM,他们只有16个pin,而同时代的其他产品都有22个pin。在那个只有DIP封装的年代里,复用传输row和column index的pin脚,对系统级设计取得了关键性的优势,称为address multplexing技术。即使在今天的DRAM产品,该技术依然使用。看看下图的史前内存条,可以看到22pin和16pin的内存条对于PCB的差别了,16pin使内存卡的实质的面积减小了50%。也难怪在MK4096P问世后的一年里,就再也没有22pin的DRAM了。    另外,普及一个半导体商业的小故事——Intel曾经也是DRAM的霸主,在MK4096P以前,Intel的DRAM市场占有率是85%(1974年),然而到了10年后,Intel的DRAM占有率只有1.3%,也是在这一年,大名鼎鼎的Gordon Moore (就是那个摩尔定律的Moore)和Andy Grove决定:Intel彻底退出DRAM市场,研发和产能都以CPU为第一优先(所以前20年你们都不是以CPU为优先的么?)。当然,打败Intel不仅有MOSTEK,还有我们的邻居——霓虹国(Japan),靠的是亚洲人最擅长的价格战。几年后,曾经力压Intel,市占率也达到过85%的MOSTEK被收购,辗转几手后变成了今天STM的一部分。  不得不否认,80年的日本存储器业是带着大光环的。(最近网上有不少吃味日本人炸药奖拿的多的文章,回去看看80年代,不得不说那时候的日本真是全面爆发。)不仅在DRAM上披荆斩棘,还发明了一个了不得的东西——NAND flash。虽然SRAM/DRAM在60-70年代均已问世,但他们都无法取代传统磁介质的断电存储方式。即使在10年前(2008年),市面上的大部分PC仍然是采用磁作为主硬盘的存储机制。可是,今天从手机到PC,我们似乎已经彻底和HDD告别了。这都要感谢Toshiba发明的NAND Flash——   NAND flash的概念在1984年于IEDM(半导体器件顶会)上提出,但是人类的第一颗NAND flash产品要到1989年才问世。期间,据说Intel还“借鉴”了NAND flash的概念提出了NOR flash。  讲到这里,我们不妨再说说NAND和NOR flash的差别。从下图来看,显然,NAND flash的gate的source和drain都是连续的,呈casode链接,所以每个cell的面积要小得多,而NOR的所有source 和drain都是分开的,占用更多面积。另外,NOR的每个cell都和bit line有连接,可以随机任意读取。而NAND cell只有最头上的cell连上了bit line,因此只能顺序块状读取。因此NAND往往容量大,但是不能随机读取,而NOR虽然容量受限,但是读取方便。   图一:NAND与NOR flash的比较  高筑墙——摩尔定律的转世 其实,无论是DRAM还是NAND flash,在我们不知道的十年前,都早已撞上了摩尔定律落幕的铁墙。NAND flash尤为严重,由于flash擦写需要高压,所以,在16nm以下工艺里,高压很容易串扰到相近的gate导致错误地写入。所以,难道存储器要眼睁睁地看着密度上限的降临么?  从现在往回看,我们会突然发现,过去的10年,无论是DRAM还是NAND flash都在3D化的道路上越走越远。在NAND flash领域,存储器巨头们分别提出了各种堆叠式的flash的够做,如下图    3D NAND flash并不是多个芯片的堆叠,而是直接把NAND的(可参考图一)竖起来造。这样,在单位面积上,存在的晶体管数量就是堆叠的数量。于是,摩尔定律指望晶体管面积下将,转为了堆叠层数的增加。目前,据说64层甚至更高层数的NAND flash已经投入量产。  同样的故事也发生在DRAM上,只不过技术有所不同。矽说在很早期就介绍过HBM DRAM的方案(那些年,我们一起追的摩尔定律(二))。这也是目前,GPU/AI处理器的支流方案之一。HBM DRAM通过TSV技术将多颗DRAM芯片垂直链接,并通过底层的接口芯片实现和CPU/GPU/AI的通信。3D/2.5D/2.1D 封装缩短了DRAM的访问延时,更进一步提升系统性能。这一技术已经在AMD/NVidia的新型GPU中实现量产。    总之,无论是NAND flash还是DRAM,都已经步向了3D化的进程,通过筑高楼的方式,增加单位面积上晶体管的数量。另外,再提一句,由于存储器的访问速度成为了很多系统的主要瓶颈,存储器接口设计也高歌猛进。NAND flash已经从传统的SATA转向PCIe 3.0,而DRAM的DDR接口已经根据不同的应用场合发展出了超过5个标准。    终极幻想: 嵌入式的高速非挥发存储器? 其实,除了SRAM/DRAM,过去10年还出现过很多RAM,比如RRAM/MRAM/PRAM/... 但是时至今日,大部分都没有大规模商用,但我相信在不就得未来这些新型器件可能会井喷式发展。首先,总结下这些RAM的公共特点——都号称非挥发存储,但是在读写速度上不输给SRAM,在密度上不输给NAND flash/ DRAM。  我们先来看看最近火爆的STT-MRAM (Spin Transfer Torque Maganetic RAM),其核心是利用电子自旋来存储0/1。在下图的左边,是一个磁性隧穿结(Maganetic Tunnel Junction, MTJ)。上下两层,上层(storage/free)的电子自旋方向是可以通过写电流改变的,而下层(reference/pin)的自旋方向是固定的。当两者方向相同时则存0,不同时存1。该存储器的写过程就是用STT电流改变自旋方向。    虽然理论上当中的绝缘层是不能导电的,但是通过隧穿效应,将形成电阻特性(此处省略一万个公式,量子力学的乌鸦飞过……)。在电路中,自旋方向的相同或者不同将导致接入电阻的巨大差异 (反向高阻,同向低阻),由此在读取时可以通过对bit line预充电的方式查看选中word line上的MTJ的电阻大小判断电子自旋方向。阵列结构如下图所示。    出了STT-MRAM,还有一个明星叫做ReRAM,Re是resistive 电阻的那个Re。从电路原理角度,ReRAM和和MRAM其实类似,在bit line上挂一个可变电阻,电阻的大小代表了存储的大小。这个电阻是在上下极板(Top Electrode / Bottom Electrode)间的一个特殊介质实现的,常为金属氧化物i。当这个电阻从TE到BE正脉冲通过时(下图set态),会以低阻的方式呈现在Bit line上,当被施以负脉冲时(下图reset态)会呈现高电阻。读取的方法和MRAM类似。   这两年,RRAM有了进一步的升级,即多层crossbar/cross point的实现方式。即将原本的选通NMOS晶体管由一个selector代替,原理上近似二极管。只要合理控制WL/BL的电压就可以实现读/set/reset等多种状态。该技术可以使得RRAM堆叠(虽然还有些IR drop, sneak current的问题),在密度上媲美NAND flash。然后,ReRAM的读写速度是标准NAND flash的1000倍以上,被认为是新时代的完美器件。    无论是TSMC / Samsung / Intel 都已经在这些新时代memory高度投入,Intel 将其3D crossbar RRAM技术称为optane technology/ 3D Xpoint,蓄势待发已久。    除了实现快速读写/非挥发新机理之外,新型存储器也不忘追求与现有CMOS 工艺兼容性。TSMC已经在22nm上提供了embedded MRAM(eMRAM)的IP,将在明年提供eRRAM IP。而这两者(特别是eRRAM)在与CMOS工艺兼容之后,被认为是真类脑处理器/存内计算的核心技术。  这是最近获得DARPA 61 million 资助的MIT学术新星 Max Shulaker组提出的实现RRAM模拟synapse的电路结构(累积)。当不断对RAM产生正脉冲是,电阻不断变大,既可以作为累加器使用(ISSCC 2018 31.3),也可以模拟人脑STDP的学习模式——不断刺激就不断增强连接关系,反之则减小。     但这些电路实现的核心必须是需要与CMOS逻辑工艺兼容。而随着他的前老板之一Philip Wong转去TSMC当CTO,我们有理由相信商用CMOS工艺是可以兼容eRRAM的日子已经不远矣。  综上,你准备好为你的ssd留更多的空间给MRAM/RRAM了么?

虽然理论上当中的绝缘层是不能导电的,但是通过隧穿效应,将形成电阻特性(此处省略一万个公式,量子力学的乌鸦飞过……)。在电路中,自旋方向的相同或者不同将导致接入电阻的巨大差异 (反向高阻,同向低阻),由此在读取时可以通过对bit line预充电的方式查看选中word line上的MTJ的电阻大小判断电子自旋方向。阵列结构如下图所示。


出了STT-MRAM,还有一个明星叫做ReRAM,Re是resistive 电阻的那个Re。从电路原理角度,ReRAM和和MRAM其实类似,在bit line上挂一个可变电阻,电阻的大小代表了存储的大小。这个电阻是在上下极板(Top Electrode / Bottom Electrode)间的一个特殊介质实现的,常为金属氧化物i。当这个电阻从TE到BE正脉冲通过时(下图set态),会以低阻的方式呈现在Bit line上,当被施以负脉冲时(下图reset态)会呈现高电阻。读取的方法和MRAM类似。


这两年,RRAM有了进一步的升级,即多层crossbar/cross point的实现方式。即将原本的选通NMOS晶体管由一个selector代替,原理上近似二极管。只要合理控制WL/BL的电压就可以实现读/set/reset等多种状态。该技术可以使得RRAM堆叠(虽然还有些IR drop, sneak current的问题),在密度上媲美NAND flash。然后,ReRAM的读写速度是标准NAND flash的1000倍以上,被认为是新时代的完美器件。

        RAM - 虽然从来不在中心,但一直围绕着中心,买电脑要关心多少GB的内存(以前是多少MB),速度多快;玩嵌入式系统选型MCU,不仅关心用的是什么内核、运行多快,内部RAM的大小也是非常关键的一个因素,它影响了你的代码能否顺利执行、执行的速度。  RAM就如同晴雨表一样,它的价格、供货很大程度上反映了IC市场的状况。  今天还跟做人工智能的朋友聊起来,现在制约AI芯片的瓶颈在于当前的架构严重影响了处理器和存储单元之间数据的“搬运”,未来要让AI芯片飞起来,最关键的就是摆正处理器和存储之间的关系。  借“矽说”上一周前的一篇文章给大家分享一下“RAM的前世,今生,与未来”。   趁着国庆的尾巴和大家聊一聊RAM。在过去的一年里,有一类集成电路市场出现一个与摩尔定律相逆的趋势——芯片涨价!要知道,摩尔定律下,每颗芯片可是要在18月后贬值一半的。这个市场就是存储器市场,更精准地说——DRAM内存。在过去一年里DRAM涨幅超过100%,可以说是远远超越M2的硬通货了。    存储器类型有很多,常见的有ROM(只读的),RAM(可读可写的),还有一类被大家忽略的CAM(自己去Google吧)。目前主流存储器大部分都是RAM,在RAM中按原理还分为两类——易失性的(Volatile)和非易失的(Non-Volatile,海峡对岸的同胞们称为非挥发存储器,感觉舌头转不过来了~),区别在于断电后是否保存数据。挥发性存储器有SRAM/DRAM,主要用途分别是高速缓存(cache)和 内存条。非挥发存储器主要是包含硬盘(Hard Disk Drive, HDD)和Flash,用在我们的U盘,SD卡和SSD硬盘中。  这期矽说,我们来聊聊这些RAM的前世今生。   Intel也得服的老祖宗 人类历史上第一颗DRAM芯片是Intel发明的,可是所有人几乎都已经忘记Intel是一家以存储器起家的公司了。因为Intel,以及同时期的TI, Motorola都被下图这颗DRAM的老祖宗——Mostek MK4096P打败了。    原因是,对于同样大小的DRAM,他们只有16个pin,而同时代的其他产品都有22个pin。在那个只有DIP封装的年代里,复用传输row和column index的pin脚,对系统级设计取得了关键性的优势,称为address multplexing技术。即使在今天的DRAM产品,该技术依然使用。看看下图的史前内存条,可以看到22pin和16pin的内存条对于PCB的差别了,16pin使内存卡的实质的面积减小了50%。也难怪在MK4096P问世后的一年里,就再也没有22pin的DRAM了。    另外,普及一个半导体商业的小故事——Intel曾经也是DRAM的霸主,在MK4096P以前,Intel的DRAM市场占有率是85%(1974年),然而到了10年后,Intel的DRAM占有率只有1.3%,也是在这一年,大名鼎鼎的Gordon Moore (就是那个摩尔定律的Moore)和Andy Grove决定:Intel彻底退出DRAM市场,研发和产能都以CPU为第一优先(所以前20年你们都不是以CPU为优先的么?)。当然,打败Intel不仅有MOSTEK,还有我们的邻居——霓虹国(Japan),靠的是亚洲人最擅长的价格战。几年后,曾经力压Intel,市占率也达到过85%的MOSTEK被收购,辗转几手后变成了今天STM的一部分。  不得不否认,80年的日本存储器业是带着大光环的。(最近网上有不少吃味日本人炸药奖拿的多的文章,回去看看80年代,不得不说那时候的日本真是全面爆发。)不仅在DRAM上披荆斩棘,还发明了一个了不得的东西——NAND flash。虽然SRAM/DRAM在60-70年代均已问世,但他们都无法取代传统磁介质的断电存储方式。即使在10年前(2008年),市面上的大部分PC仍然是采用磁作为主硬盘的存储机制。可是,今天从手机到PC,我们似乎已经彻底和HDD告别了。这都要感谢Toshiba发明的NAND Flash——   NAND flash的概念在1984年于IEDM(半导体器件顶会)上提出,但是人类的第一颗NAND flash产品要到1989年才问世。期间,据说Intel还“借鉴”了NAND flash的概念提出了NOR flash。  讲到这里,我们不妨再说说NAND和NOR flash的差别。从下图来看,显然,NAND flash的gate的source和drain都是连续的,呈casode链接,所以每个cell的面积要小得多,而NOR的所有source 和drain都是分开的,占用更多面积。另外,NOR的每个cell都和bit line有连接,可以随机任意读取。而NAND cell只有最头上的cell连上了bit line,因此只能顺序块状读取。因此NAND往往容量大,但是不能随机读取,而NOR虽然容量受限,但是读取方便。   图一:NAND与NOR flash的比较  高筑墙——摩尔定律的转世 其实,无论是DRAM还是NAND flash,在我们不知道的十年前,都早已撞上了摩尔定律落幕的铁墙。NAND flash尤为严重,由于flash擦写需要高压,所以,在16nm以下工艺里,高压很容易串扰到相近的gate导致错误地写入。所以,难道存储器要眼睁睁地看着密度上限的降临么?  从现在往回看,我们会突然发现,过去的10年,无论是DRAM还是NAND flash都在3D化的道路上越走越远。在NAND flash领域,存储器巨头们分别提出了各种堆叠式的flash的够做,如下图    3D NAND flash并不是多个芯片的堆叠,而是直接把NAND的(可参考图一)竖起来造。这样,在单位面积上,存在的晶体管数量就是堆叠的数量。于是,摩尔定律指望晶体管面积下将,转为了堆叠层数的增加。目前,据说64层甚至更高层数的NAND flash已经投入量产。  同样的故事也发生在DRAM上,只不过技术有所不同。矽说在很早期就介绍过HBM DRAM的方案(那些年,我们一起追的摩尔定律(二))。这也是目前,GPU/AI处理器的支流方案之一。HBM DRAM通过TSV技术将多颗DRAM芯片垂直链接,并通过底层的接口芯片实现和CPU/GPU/AI的通信。3D/2.5D/2.1D 封装缩短了DRAM的访问延时,更进一步提升系统性能。这一技术已经在AMD/NVidia的新型GPU中实现量产。    总之,无论是NAND flash还是DRAM,都已经步向了3D化的进程,通过筑高楼的方式,增加单位面积上晶体管的数量。另外,再提一句,由于存储器的访问速度成为了很多系统的主要瓶颈,存储器接口设计也高歌猛进。NAND flash已经从传统的SATA转向PCIe 3.0,而DRAM的DDR接口已经根据不同的应用场合发展出了超过5个标准。    终极幻想: 嵌入式的高速非挥发存储器? 其实,除了SRAM/DRAM,过去10年还出现过很多RAM,比如RRAM/MRAM/PRAM/... 但是时至今日,大部分都没有大规模商用,但我相信在不就得未来这些新型器件可能会井喷式发展。首先,总结下这些RAM的公共特点——都号称非挥发存储,但是在读写速度上不输给SRAM,在密度上不输给NAND flash/ DRAM。  我们先来看看最近火爆的STT-MRAM (Spin Transfer Torque Maganetic RAM),其核心是利用电子自旋来存储0/1。在下图的左边,是一个磁性隧穿结(Maganetic Tunnel Junction, MTJ)。上下两层,上层(storage/free)的电子自旋方向是可以通过写电流改变的,而下层(reference/pin)的自旋方向是固定的。当两者方向相同时则存0,不同时存1。该存储器的写过程就是用STT电流改变自旋方向。    虽然理论上当中的绝缘层是不能导电的,但是通过隧穿效应,将形成电阻特性(此处省略一万个公式,量子力学的乌鸦飞过……)。在电路中,自旋方向的相同或者不同将导致接入电阻的巨大差异 (反向高阻,同向低阻),由此在读取时可以通过对bit line预充电的方式查看选中word line上的MTJ的电阻大小判断电子自旋方向。阵列结构如下图所示。    出了STT-MRAM,还有一个明星叫做ReRAM,Re是resistive 电阻的那个Re。从电路原理角度,ReRAM和和MRAM其实类似,在bit line上挂一个可变电阻,电阻的大小代表了存储的大小。这个电阻是在上下极板(Top Electrode / Bottom Electrode)间的一个特殊介质实现的,常为金属氧化物i。当这个电阻从TE到BE正脉冲通过时(下图set态),会以低阻的方式呈现在Bit line上,当被施以负脉冲时(下图reset态)会呈现高电阻。读取的方法和MRAM类似。   这两年,RRAM有了进一步的升级,即多层crossbar/cross point的实现方式。即将原本的选通NMOS晶体管由一个selector代替,原理上近似二极管。只要合理控制WL/BL的电压就可以实现读/set/reset等多种状态。该技术可以使得RRAM堆叠(虽然还有些IR drop, sneak current的问题),在密度上媲美NAND flash。然后,ReRAM的读写速度是标准NAND flash的1000倍以上,被认为是新时代的完美器件。    无论是TSMC / Samsung / Intel 都已经在这些新时代memory高度投入,Intel 将其3D crossbar RRAM技术称为optane technology/ 3D Xpoint,蓄势待发已久。    除了实现快速读写/非挥发新机理之外,新型存储器也不忘追求与现有CMOS 工艺兼容性。TSMC已经在22nm上提供了embedded MRAM(eMRAM)的IP,将在明年提供eRRAM IP。而这两者(特别是eRRAM)在与CMOS工艺兼容之后,被认为是真类脑处理器/存内计算的核心技术。  这是最近获得DARPA 61 million 资助的MIT学术新星 Max Shulaker组提出的实现RRAM模拟synapse的电路结构(累积)。当不断对RAM产生正脉冲是,电阻不断变大,既可以作为累加器使用(ISSCC 2018 31.3),也可以模拟人脑STDP的学习模式——不断刺激就不断增强连接关系,反之则减小。     但这些电路实现的核心必须是需要与CMOS逻辑工艺兼容。而随着他的前老板之一Philip Wong转去TSMC当CTO,我们有理由相信商用CMOS工艺是可以兼容eRRAM的日子已经不远矣。  综上,你准备好为你的ssd留更多的空间给MRAM/RRAM了么?

无论是TSMC / Samsung / Intel 都已经在这些新时代memory高度投入,Intel 将其3D crossbar RRAM技术称为optane technology/ 3D Xpoint,蓄势待发已久。


除了实现快速读写/非挥发新机理之外,新型存储器也不忘追求与现有CMOS 工艺兼容性。TSMC已经在22nm上提供了embedded MRAM(eMRAM)的IP,将在明年提供eRRAM IP。而这两者(特别是eRRAM)在与CMOS工艺兼容之后,被认为是真类脑处理器/存内计算的核心技术。


这是最近获得DARPA 61 million 资助的MIT学术新星 Max Shulaker组提出的实现RRAM模拟synapse的电路结构(累积)。当不断对RAM产生正脉冲是,电阻不断变大,既可以作为累加器使用(ISSCC 2018 31.3),也可以模拟人脑STDP的学习模式——不断刺激就不断增强连接关系,反之则减小。

        RAM - 虽然从来不在中心,但一直围绕着中心,买电脑要关心多少GB的内存(以前是多少MB),速度多快;玩嵌入式系统选型MCU,不仅关心用的是什么内核、运行多快,内部RAM的大小也是非常关键的一个因素,它影响了你的代码能否顺利执行、执行的速度。  RAM就如同晴雨表一样,它的价格、供货很大程度上反映了IC市场的状况。  今天还跟做人工智能的朋友聊起来,现在制约AI芯片的瓶颈在于当前的架构严重影响了处理器和存储单元之间数据的“搬运”,未来要让AI芯片飞起来,最关键的就是摆正处理器和存储之间的关系。  借“矽说”上一周前的一篇文章给大家分享一下“RAM的前世,今生,与未来”。   趁着国庆的尾巴和大家聊一聊RAM。在过去的一年里,有一类集成电路市场出现一个与摩尔定律相逆的趋势——芯片涨价!要知道,摩尔定律下,每颗芯片可是要在18月后贬值一半的。这个市场就是存储器市场,更精准地说——DRAM内存。在过去一年里DRAM涨幅超过100%,可以说是远远超越M2的硬通货了。    存储器类型有很多,常见的有ROM(只读的),RAM(可读可写的),还有一类被大家忽略的CAM(自己去Google吧)。目前主流存储器大部分都是RAM,在RAM中按原理还分为两类——易失性的(Volatile)和非易失的(Non-Volatile,海峡对岸的同胞们称为非挥发存储器,感觉舌头转不过来了~),区别在于断电后是否保存数据。挥发性存储器有SRAM/DRAM,主要用途分别是高速缓存(cache)和 内存条。非挥发存储器主要是包含硬盘(Hard Disk Drive, HDD)和Flash,用在我们的U盘,SD卡和SSD硬盘中。  这期矽说,我们来聊聊这些RAM的前世今生。   Intel也得服的老祖宗 人类历史上第一颗DRAM芯片是Intel发明的,可是所有人几乎都已经忘记Intel是一家以存储器起家的公司了。因为Intel,以及同时期的TI, Motorola都被下图这颗DRAM的老祖宗——Mostek MK4096P打败了。    原因是,对于同样大小的DRAM,他们只有16个pin,而同时代的其他产品都有22个pin。在那个只有DIP封装的年代里,复用传输row和column index的pin脚,对系统级设计取得了关键性的优势,称为address multplexing技术。即使在今天的DRAM产品,该技术依然使用。看看下图的史前内存条,可以看到22pin和16pin的内存条对于PCB的差别了,16pin使内存卡的实质的面积减小了50%。也难怪在MK4096P问世后的一年里,就再也没有22pin的DRAM了。    另外,普及一个半导体商业的小故事——Intel曾经也是DRAM的霸主,在MK4096P以前,Intel的DRAM市场占有率是85%(1974年),然而到了10年后,Intel的DRAM占有率只有1.3%,也是在这一年,大名鼎鼎的Gordon Moore (就是那个摩尔定律的Moore)和Andy Grove决定:Intel彻底退出DRAM市场,研发和产能都以CPU为第一优先(所以前20年你们都不是以CPU为优先的么?)。当然,打败Intel不仅有MOSTEK,还有我们的邻居——霓虹国(Japan),靠的是亚洲人最擅长的价格战。几年后,曾经力压Intel,市占率也达到过85%的MOSTEK被收购,辗转几手后变成了今天STM的一部分。  不得不否认,80年的日本存储器业是带着大光环的。(最近网上有不少吃味日本人炸药奖拿的多的文章,回去看看80年代,不得不说那时候的日本真是全面爆发。)不仅在DRAM上披荆斩棘,还发明了一个了不得的东西——NAND flash。虽然SRAM/DRAM在60-70年代均已问世,但他们都无法取代传统磁介质的断电存储方式。即使在10年前(2008年),市面上的大部分PC仍然是采用磁作为主硬盘的存储机制。可是,今天从手机到PC,我们似乎已经彻底和HDD告别了。这都要感谢Toshiba发明的NAND Flash——   NAND flash的概念在1984年于IEDM(半导体器件顶会)上提出,但是人类的第一颗NAND flash产品要到1989年才问世。期间,据说Intel还“借鉴”了NAND flash的概念提出了NOR flash。  讲到这里,我们不妨再说说NAND和NOR flash的差别。从下图来看,显然,NAND flash的gate的source和drain都是连续的,呈casode链接,所以每个cell的面积要小得多,而NOR的所有source 和drain都是分开的,占用更多面积。另外,NOR的每个cell都和bit line有连接,可以随机任意读取。而NAND cell只有最头上的cell连上了bit line,因此只能顺序块状读取。因此NAND往往容量大,但是不能随机读取,而NOR虽然容量受限,但是读取方便。   图一:NAND与NOR flash的比较  高筑墙——摩尔定律的转世 其实,无论是DRAM还是NAND flash,在我们不知道的十年前,都早已撞上了摩尔定律落幕的铁墙。NAND flash尤为严重,由于flash擦写需要高压,所以,在16nm以下工艺里,高压很容易串扰到相近的gate导致错误地写入。所以,难道存储器要眼睁睁地看着密度上限的降临么?  从现在往回看,我们会突然发现,过去的10年,无论是DRAM还是NAND flash都在3D化的道路上越走越远。在NAND flash领域,存储器巨头们分别提出了各种堆叠式的flash的够做,如下图    3D NAND flash并不是多个芯片的堆叠,而是直接把NAND的(可参考图一)竖起来造。这样,在单位面积上,存在的晶体管数量就是堆叠的数量。于是,摩尔定律指望晶体管面积下将,转为了堆叠层数的增加。目前,据说64层甚至更高层数的NAND flash已经投入量产。  同样的故事也发生在DRAM上,只不过技术有所不同。矽说在很早期就介绍过HBM DRAM的方案(那些年,我们一起追的摩尔定律(二))。这也是目前,GPU/AI处理器的支流方案之一。HBM DRAM通过TSV技术将多颗DRAM芯片垂直链接,并通过底层的接口芯片实现和CPU/GPU/AI的通信。3D/2.5D/2.1D 封装缩短了DRAM的访问延时,更进一步提升系统性能。这一技术已经在AMD/NVidia的新型GPU中实现量产。    总之,无论是NAND flash还是DRAM,都已经步向了3D化的进程,通过筑高楼的方式,增加单位面积上晶体管的数量。另外,再提一句,由于存储器的访问速度成为了很多系统的主要瓶颈,存储器接口设计也高歌猛进。NAND flash已经从传统的SATA转向PCIe 3.0,而DRAM的DDR接口已经根据不同的应用场合发展出了超过5个标准。    终极幻想: 嵌入式的高速非挥发存储器? 其实,除了SRAM/DRAM,过去10年还出现过很多RAM,比如RRAM/MRAM/PRAM/... 但是时至今日,大部分都没有大规模商用,但我相信在不就得未来这些新型器件可能会井喷式发展。首先,总结下这些RAM的公共特点——都号称非挥发存储,但是在读写速度上不输给SRAM,在密度上不输给NAND flash/ DRAM。  我们先来看看最近火爆的STT-MRAM (Spin Transfer Torque Maganetic RAM),其核心是利用电子自旋来存储0/1。在下图的左边,是一个磁性隧穿结(Maganetic Tunnel Junction, MTJ)。上下两层,上层(storage/free)的电子自旋方向是可以通过写电流改变的,而下层(reference/pin)的自旋方向是固定的。当两者方向相同时则存0,不同时存1。该存储器的写过程就是用STT电流改变自旋方向。    虽然理论上当中的绝缘层是不能导电的,但是通过隧穿效应,将形成电阻特性(此处省略一万个公式,量子力学的乌鸦飞过……)。在电路中,自旋方向的相同或者不同将导致接入电阻的巨大差异 (反向高阻,同向低阻),由此在读取时可以通过对bit line预充电的方式查看选中word line上的MTJ的电阻大小判断电子自旋方向。阵列结构如下图所示。    出了STT-MRAM,还有一个明星叫做ReRAM,Re是resistive 电阻的那个Re。从电路原理角度,ReRAM和和MRAM其实类似,在bit line上挂一个可变电阻,电阻的大小代表了存储的大小。这个电阻是在上下极板(Top Electrode / Bottom Electrode)间的一个特殊介质实现的,常为金属氧化物i。当这个电阻从TE到BE正脉冲通过时(下图set态),会以低阻的方式呈现在Bit line上,当被施以负脉冲时(下图reset态)会呈现高电阻。读取的方法和MRAM类似。   这两年,RRAM有了进一步的升级,即多层crossbar/cross point的实现方式。即将原本的选通NMOS晶体管由一个selector代替,原理上近似二极管。只要合理控制WL/BL的电压就可以实现读/set/reset等多种状态。该技术可以使得RRAM堆叠(虽然还有些IR drop, sneak current的问题),在密度上媲美NAND flash。然后,ReRAM的读写速度是标准NAND flash的1000倍以上,被认为是新时代的完美器件。    无论是TSMC / Samsung / Intel 都已经在这些新时代memory高度投入,Intel 将其3D crossbar RRAM技术称为optane technology/ 3D Xpoint,蓄势待发已久。    除了实现快速读写/非挥发新机理之外,新型存储器也不忘追求与现有CMOS 工艺兼容性。TSMC已经在22nm上提供了embedded MRAM(eMRAM)的IP,将在明年提供eRRAM IP。而这两者(特别是eRRAM)在与CMOS工艺兼容之后,被认为是真类脑处理器/存内计算的核心技术。  这是最近获得DARPA 61 million 资助的MIT学术新星 Max Shulaker组提出的实现RRAM模拟synapse的电路结构(累积)。当不断对RAM产生正脉冲是,电阻不断变大,既可以作为累加器使用(ISSCC 2018 31.3),也可以模拟人脑STDP的学习模式——不断刺激就不断增强连接关系,反之则减小。     但这些电路实现的核心必须是需要与CMOS逻辑工艺兼容。而随着他的前老板之一Philip Wong转去TSMC当CTO,我们有理由相信商用CMOS工艺是可以兼容eRRAM的日子已经不远矣。  综上,你准备好为你的ssd留更多的空间给MRAM/RRAM了么?

但这些电路实现的核心必须是需要与CMOS逻辑工艺兼容。而随着他的前老板之一Philip Wong转去TSMC当CTO,我们有理由相信商用CMOS工艺是可以兼容eRRAM的日子已经不远矣。

综上,你准备好为你的ssd留更多的空间给MRAM/RRAM了么?

相关文章

在线留言

*

*

◎欢迎您的留言,您也可以通过以下方式联系我们:

◎客户服务热线:021-51095123

◎邮箱:xin021@126.com

021-51095123
扫描二维码关注我们

扫描二维码 关注我们